武汉芯动科技芯片选型_芯动科技IP核授权流程

新网编辑 2025年10月28日 11:45 20 0

武汉芯动科技是谁？为什么它在国产半导体圈被频繁提及？

武汉芯动科技（Innosilicon）成立于2006年，总部坐落于光谷，是国内少数同时具备先进工艺IP核与定制芯片量产能力的一站式服务商。客户既可以把它的GDDR6/6X PHY、HBM3 PHY、PCIe5/6 SerDes等IP直接集成到SoC里，也可以把整颗芯片从规格定义到晶圆封测全部交给芯动完成。业内常把它与“中芯国际、台积电、三星”并提，是因为芯动几乎每年都在上述三家工艺上首发量产最新IP，**“首发即商用”**成了它的标签。

（图片来源 *** ，侵删）

---

武汉芯动科技芯片选型：三步锁定最合适的方案

之一步：先厘清“性能天花板”与“功耗地板”

很多工程师一上来就问“你们有没有7 nm的AI加速卡？”其实更应该先自问：
• 峰值算力需要多少TOPS？
• 典型功耗能否控制在30 W以内？
芯动把产品矩阵拆成三大性能档：
1. 高能效档：12 nm/6 nm，主打手机、平板，典型功耗<8 W；
2. 性能均衡档：7 nm/5 nm，用于边缘服务器、智能驾驶，功耗8–75 W；
3. 极致性能档：5 nm/4 nm，数据中心GPU、AI训练卡，功耗75–300 W。
只要先框住功耗区间，就能排除70%不合适的工艺节点。

第二步：接口与封装决定系统成本

芯动所有SoC都内置自研SerDes，可原生支持：
• PCIe 5.0 x16，向下兼容4.0/3.0；
• LPDDR5/5X 6400 Mbps，Pin脚减少25%；
• Chiplet Die-to-Die，用InFO-oS封装可把两颗芯片拼成一颗。
如果系统板空间紧张，直接选FC-BGA 55 mm×55 mm封装即可；若追求风冷散热，可选2.5D interposer方案，把HBM3堆在Interposer上，走线更短、信号更干净。

第三步：软件栈与生态兼容性

芯动提供两套SDK：
• InnoSDK-AI：基于OpenCL/Vulkan，支持PyTorch/TensorFlow Lite；
• InnoSDK-Video：FFmpeg插件，零拷贝硬解8K60 HDR。
如果客户已有CUDA代码，芯动的CU-to-CL自动迁移工具可在一周内完成90%代码转换，**实测ResNet50推理延迟差异<3%**。

---

芯动科技IP核授权流程：从NDA到GDS的七个里程碑

里程碑1：签署双向NDA，拿到加密数据包

提交公司营业执照、项目简介后，芯动会在48小时内回传加密FTP账号。数据包里包含：
• Datasheet：PVT corner、功耗曲线、Floorplan建议；
• Test Chip Report：包含Silicon Correlation数据，**与仿真误差<5%**。

里程碑2：技术评估会议，锁定工艺节点

芯动FAE、客户后端、Foundry PDK团队三方连线，**2小时**内给出：
• Metal Stack建议：7 nm选2P4E还是 *** 5E；
• Bump Map：FC-BGA 0.8 mm pitch还是0.65 mm pitch；
• Power Delivery：是否需要On-die LDO。

（图片来源 *** ，侵删）

里程碑3：签SOW，交付前端Netlist

客户支付授权首付款后，芯动在5个工作日内交付：
• RTL：Verilog + SDC约束；
• Verification IP：UVM Testbench，**覆盖率达到99.7%**；
• DFT插入脚本：支持Scan/MBIST/LBIST。

里程碑4：物理实现与签核

芯动提供Reference Flow，兼容Synopsys ICC2与Cadence Innovus。客户只需替换Memory Macro即可跑通：
• CTS：时钟树skew<15 ps；
• IR Drop：Dynamic<4%；
• EM签核：JEP122标准，**余量>20%**。

里程碑5：Test Chip MPW，回片验证

芯动统一安排季度MPW Shuttle，客户可选：
• 台积电N7/N6/N5；
• 三星5LPE/4LPE；
• 中芯国际N+1/N+2。
回片后芯动实验室提供ATE测试程序，**7天完成特性化**。

里程碑6：量产许可，交付GDS

客户完成Silicon Validation并支付尾款后，芯动交付：
• 加密GDSII：带Watermark，可追踪；
• Test Pattern：STIL格式，直接导入Advantest 93K；
• Yield Enhancement Guide：包含Defect Density模型。